Campagne de collecte 15 septembre 2024 – 1 octobre 2024
C'est quoi, la collecte de fonds?
recherche de livres
livres
Campagne de collecte:
67.7% pourcents atteints
S'identifier
S'identifier
les utilisateurs autorisés sont disponibles :
recommandations personnelles
Telegram bot
historique de téléchargement
envoyer par courrier électronique ou Kindle
gestion des listes de livres
sauvegarder dans mes Favoris
Personnel
Requêtes de livres
Recherche
Z-Recommend
Les sélections de livres
Les plus populaires
Catégories
La participation
Faire un don
Téléchargements
Litera Library
Faire un don de livres papier
Ajouter des livres papier
Search paper books
Mon LITERA Point
La recherche des mots clé
Main
La recherche des mots clé
search
1
从零开始学CPLD和Verilog HDL编程技术
国防工业出版社
刘建清
0
1
8
3
2
a
4
b
辑
框
clk
逻
描
符
d
q
cpld
chip
verilog
output
码
tyw
www.plcworld.cn
pin
www.plcworld.cn
f
input
file
max
hdl
钟
钮
7
name
i
锁
5
x
o
15
6
end
assign
c
键
project
altera
仪
begin
10
Année:
2006
Langue:
chinese
Fichier:
PDF, 35.46 MB
Vos balises:
0
/
5.0
chinese, 2006
2
电子技术基础
高等教育出版社
康华光
,
华中科技大学. 电子技术课程组
1
0
a
辑
逻
d
b
2
c
码
q
t
s
l
4
3
r
v
控
g
y
符
cp
描
8
x
脉
m
储
锁
5
e
cmos
n
函
钟
10
析
f
i
稳
沿
载
址
7
6
h
p
介
拟
Année:
2014
Langue:
chinese
Fichier:
PDF, 15.92 MB
Vos balises:
0
/
5.0
chinese, 2014
3
电子技术基础 数字部分: 数字部分(第五版)
高等教育出版社
康华光、华中科技大学电子技术课程组
1
0
a
辑
逻
b
d
q
l
2
t
码
c
s
v
h
4
控
3
r
g
cp
i
符
y
脉
描
8
储
锁
稳
5
cmos
钟
析
m
操
e
10
址
沿
函
n
o
6
vo
x
f
介
ab
Année:
2006
Langue:
chinese
Fichier:
PDF, 57.95 MB
Vos balises:
0
/
5.0
chinese, 2006
4
基于Verilog HDL的通信系统设计
中国水利水电出版社
陈曦
verilog
hdl
码
滤
符
2
骤
辑
逻
介
扰
频
fir
modelsim
uart
扩
网
ask
eda
iir
ppm
psk
qpsk
串
绍
范
赋
10b
8b
fsk
ip
rs
函
插
操
篇
载
键
16
cic
crc
ram
ⅱ
帧
循
控
络
综
芯
000006695879
Année:
2009
Langue:
chinese
Fichier:
PDF, 27.76 MB
Vos balises:
0
/
0
chinese, 2009
5
微电子技术专业教学标准
重庆:重庆大学出版社
丛连钢,伏斐,刘新主编
掌
测
2
职
1
训
4
3
封
培
焊
践
析
操
岗
企
5
芯
描
6
核
育
励
授
eda
网
8
smt
贴
辑
http
悉
洗
练
cn
码
软
附
逻
30
html
氧
7
vhdl
介
划
硅
硬
cswu
剂
Année:
2015
Langue:
chinese
Fichier:
PDF, 55.14 MB
Vos balises:
0
/
0
chinese, 2015
6
通信收发信机的Verilog实现与仿真
机械工业出版社
姜宇柏
,
黄志强
verilog
描
码
辑
逻
频
滤
控
bpsk
pn
锁
综
fir
串
dft
g
hdl
modelsim
捕
键
log
msk
og
veri
veril
verilo
扩
测
d
fft
ilog
ver
介
傅
储
励
址
封
巧
录
杂
混
献
蝶
钟
页
1
1.1
1.1.1
1.1.2
Année:
2007
Langue:
chinese
Fichier:
PDF, 17.49 MB
Vos balises:
0
/
4.5
chinese, 2007
7
数字设计 原理与实践 第4版
机械工业出版社
(美)韦克利(Wakerly,J.F.)著;林生等译
码
辑
逻
vhdl
verilog
练
abel
cmos
pld
锁
析
训
偶
符
减
描
测
d
msi
ram
冒
稳
综
补
践
钟
险
馈
hdl
ttl
rom
串
储
拟
硬
赋
函
扇
操
沿
迭
障
4
fct
j
k
n
r
s
t
Langue:
chinese
Fichier:
PDF, 57.85 MB
Vos balises:
5.0
/
1.0
chinese
8
基于VERILOG HDL的FPGA设计与工程应用
徐洋,黄智宇,李彦编著
fpga
ⅱ
硬
软
sopc
spi
nios
介
核
符
verilog
辑
逻
hdl
quartus
储
载
cpld
ip
锁
altera
嵌
综
pld
niosⅱ
串
函
录
描
框
汽
000006802555
d
ecu
i
o
pci
stratix
uart
冒
减
协
宇
封
库
延
彦
循
植
洋
Fichier:
PDF, 35.45 MB
Vos balises:
0
/
0
9
数字逻辑基础与Verilog设计 原书第3版
机械工业出版社
Stephen Brown
,
Zvonko Vranesic
献
辑
逻
测
函
析
综
cad
verilog
录
码
锁
介
优
封
控
符
络
网
附
d
串
储
冒
印
含
操
敏
杂
沿
略
硬
绍
裁
诺
践
钟
险
障
骤
1
1.1
1.2
1.3
1.4
1.5
1.6
10
10.1
10.2
Année:
2016
Langue:
chinese
Fichier:
PDF, 242.29 MB
Vos balises:
5.0
/
5.0
chinese, 2016
10
电子与嵌入式系统设计丛书:8051软核处理器设计实战
机械工业出版社
李新兵
8051
软
操
核
描
添
赋
辑
逻
keil
verilog
控
硬
rtl
储
函
址
寻
封
录
循
符
综
览
详
1
1.1
1.2
1.3
1.4
1.5
1.6
1.7
2
2.1
2.2
2.3
2.4
2.4.1
2.4.2
2.4.3
2.4.4
2.4.5
2.5
2.6
3
3.1
3.2
3.3
3.4
Année:
2015
Langue:
chinese
Fichier:
PDF, 43.11 MB
Vos balises:
0
/
4.0
chinese, 2015
11
数字集成电路物理设计
陈春章,艾霞,王国雄编著
析
耗
钟
录
介
附
串
扰
献
库
辑
逻
综
延
网
划
噪
迟
优
泄
络
详
预
扫
拟
控
描
芯
违
链
10
sdf
估
封
敛
栅
测
略
绍
虚
迁
锁
阈
1
2
3
4
5
6
7
Langue:
chinese
Fichier:
PDF, 87.84 MB
Vos balises:
0
/
3.5
chinese
1
Suivez
ce lien
ou recherchez le bot "@BotFather" sur Telegram
2
Envoyer la commande /newbot
3
Entrez un nom pour votre bot
4
Spécifiez le nom d'utilisateur pour le bot
5
Copier le dernier message de BotFather et le coller ici
×
×